一种面向可容错应用的低功耗SRAM架构

摘要： 提出了一种面向可容错应用的低功耗SRAM架构。通过对输入数据进行预编码，提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗。设计了一种单端的8管SRAM单元。该8管单元采用读缓冲结构，提升了读稳定性。采用打破反馈环技术，提升了写能力。以该8管单元作为存储单元的近似SRAM电路能够在超低压下稳定工作。在40 nm CMOS工艺下对电路进行仿真。结果表明，该8管单元具有良... （共5页）